XC5VLX50T-1FF1136C_XC5VLX85-1FFG676I导读

而在摩尔定律放缓，登纳德缩放比例定律和阿姆达尔定律接近瓶颈之下，摩尔甚至也曾给出“解药”，即“异构计算”，现在正是异构CPU与加速器的“黄金时代”。半导体发展至今，不可避免的事实便是摩尔定律正在放缓。

如图1所示，某些外部因素对功耗具有呈指数的影响;环境的微小变化即可造成预估功耗的重大变化。使用功耗估计工具虽难以达到精准，但仍然可以通过确认高功耗模块来为功耗优化提供极好的指导。功耗估计
功耗估计是低功耗设计中的一个关键步骤。虽然确定FPGA功耗的最准确方法是硬件测量，但功耗估计有助于确认高功耗模块，可用于在设计阶段早期制定功耗预算。

XC4VLX160-11FF1513I

与 AI 推断实现方案类似，非 AI
的预处理和后处理功能开始需要某种形式的加速。此外还有第三个挑战，而这也是较少为人所知的一个，其出现的原因在于 AI
推断无法单独部署。这些传统的处理功能必须运行在与 AI 功能相同的吞吐量下，同样需要实现高性能与低功耗。例如，图像可能需要完成解压缩和缩放后才能符合 AI
模型的数据输入要求。真正的 AI 部署通常需要非 AI 处理，无论是在 AI 功能之前还是之后。

由于AMD在今年1月的CES上推出锐龙4000系列笔记本平台APU处理器，为了方便消费者识别并搜索，这次Zen
3架构处理器系列直接被命名为5000系列。这次一共发布了4款CPU，分别是Ryzen9 5950X、Ryzen9 5900X、Ryzen7
5800X和Ryzen5 5600X。

。Softnautics 之所以选择赛灵思技术来实现这个解决方案，是因为它同时集成了 Vitis? AI
堆栈和强大的硬件功能。如今，赛灵思丰富多样的强大平台已为 70% 的新开发提供支持，引领着基于 FPGA 系统的设计发展趋势。

四款产品中，旗舰处理器为锐龙9 5950X，和锐龙9
3950X一样，都是双CCD模块、16核心32线程、8MB二级缓存、64MB三级缓存，其中三级缓存从四块16MB变成了两块32MB，分别由8个核心共享，最高加速频率从4.7GHz来到了4.9GHz，基础频率则为3.4GHz。

XC6VLX240T-1FF1156I

XC4VSX55-11FFG1148C XC4VLX80-10FF1148I
XC4VLX80-10FFG1148I XC4VLX80-11FF1148C XC4VSX55-11FF1148C XC4VSX55-10FF1148I
XC4VSX55-11FFG1148I XC4VSX55-10FFG1148I XC4VSX35-12FFG668C XC4VSX35-11FFG668C
XC4VSX55-10FFG1148C XC4VSX35-12FF668C XC4VSX35-11FF668C XC4VSX35-10FF668I
XC4VSX35-11FFG668I 。

XC6VLX240T-1FFG784I XC6VLX240T-2FF1156C
XC6VLX365T-1FFG1759C XC6VLX240T-1FFG784C XC6VLX240T-3FF784C XC6VLX240T-3FFG784C
XC6VLX365T-1FF1759C XC6VLX240T-3FFG1156C XC6VLX365T-2FF1156C XC6VLX365T-2FF1759I
XC6VLX240T-3FFG1759C XC6VLX365T-2FF1156I XC6VLX550T-1FFG1760I
XC6VLX550T-2FF1760C XC6VLX550T-2FF1759I XC6VLX550T-1FFG1759C XC6VLX365T-1FF1759I
XC6VLX365T-1FF1156C XC6VLX365T-1FF1156I XC6VLX550T-2FF1759C 。

XC6VLX75T-1FF784C XC6VLX75T-1FF484I XC6VLX75T-1FF484C
XC6VLX75T-3FFG784C XC6VLX75T-3FFG484C XC6VLX760-1FF1760I XC6VLX760-1FF1760C
XC6VLX550T-2FFG1760C XC6VLX760-2FF1760C XC6VLX550T-2FFG1759C
XC6VLX550T-2FFG1759I XC6VLX75T-2FF784I XC6VLX75T-2FF784C XC6VLX75T-2FFG484I
XC6VLX75T-2FFG484C XC6VLX75T-2FFG784I XC6VLX75T-2FFG784C XC6VLX75T-3FF784C
XC6VLX75T-3FF484C XC6VLX365T-1FFG1156C XC6VLX365T-1FFG1759I XC6VLX365T-2FF1759C
XC6VLX365T-1FFG1156I 。

XC5VLX85-3FFG1153C XC5VLX85-3FFG676C
XC5VLX85T-1FF1136C XC5VLX85T-1FF1136I XC5VLX85-2FFG676I XC5VLX85-2FFG676C
XC5VLX85-3FF676C XC5VLX85-1FF1153I XC5VLX50T-3FFG1136C XC5VLX85-1FFG1153C
XC5VLX85-1FF1153C XC5VLX85-1FF676C XC5VLX85-1FFG1153I XC5VLX85-2FF1153C
XC5VLX85-1FF676I XC5VLX85-1FFG676C XC5VLX85-2FF1153I XC5VLX85-2FFG1153C
XC5VLX85-1FFG676I XC5VLX85-2FF676C XC5VLX85-2FFG1153I XC5VLX85-3FF1153C
XC5VLX85-2FF676I XC5VLX50T-1FF665I XC5VLX50T-1FFG1136C XC5VLX50T-1FFG1136I
XC5VLX50T-1FFG665I 。

因此，在用VivadoHLS实现OpenCV的设计中，需要将输入和输出HLS可综合的视频设计接口，修改为Video
stream接口，也就是采用HLS提供的video接口可综合函数，实现AXI4 video
stream到VivadoHLS中hls::Mat<>类型的转换。VivadoHLS视频处理函数库使用hls::Mat<>数据类型，这种类型用于模型化视频像素流处理，实质等同于hls::steam<>流的类型，而不是OpenCV中在外部memory中存储的matrix矩阵类型。

首先，开发基于OpenCV的快速角点算法设计，并使用基于OpenCV的测试激励仿真验证这个算法。接着，建立基于视频数据流链的OpenCV处理算法，改写前面OpenCV的通常设计，这样的改写是为了与HLS视频库处理机制相同，方便后面步骤的函数替换。我们通过快速角点的例子，说明通常用VivadoHLS实现OpenCV的流程。当然，这些可综合代码也可在处理器或ARM上运行。最后，将改写的OpenCV设计中的函数，替换为HLS提供的相应功能的视频函数，并使用VivadoHLS综合，在Xilinx开发环境下在FPGA可编程逻辑或作为Zynq
SoC硬件加速器实现。