XC6VLX550T-3FFG1760I_XC5VLX85-3FF1153C导读

研究表明，温度降低20℃可使芯片总体寿命延长10倍。电压和温度控制
如图1所示，降低电压和温度均可显着减少漏电流。温度降低20℃可减少漏电功耗25%以上。结温可以用散热器和气流等冷却方案来降低。电源电压降低5%
就可降低功耗10%。目前的FPGA不支持大范围电压调整，推荐的电压范围通常是±5%。降低温度还可呈指数提高芯片的可靠性。通过改变电源配置，很容易调整电源电压。

半导体发展至今，不可避免的事实便是摩尔定律正在放缓。而在摩尔定律放缓，登纳德缩放比例定律和阿姆达尔定律接近瓶颈之下，摩尔甚至也曾给出“解药”，即“异构计算”，现在正是异构CPU与加速器的“黄金时代”。

XC6VCX130T-1FFG784C

如今，赛灵思丰富多样的强大平台已为 70% 的新开发提供支持，引领着基于 FPGA
系统的设计发展趋势。Softnautics 之所以选择赛灵思技术来实现这个解决方案，是因为它同时集成了 Vitis? AI 堆栈和强大的硬件功能。

它能够根据软件和算法自动适配赛灵思硬件，无需具备 VHDL 或 Verilog 专业知识。赛灵思
Vitis? 是一款免费、开源的开发平台，可将硬件模块封装成软件可调用功能，同时与标准的开发环境、工具和开源库兼容。

它是一个预配置的、随时可运行的图像，用于在亚马逊的 FGPA 加速 F1 上执行 Dijkstra
的最短路径搜索算法。 GraphSim 是基于图的 ArtSim SSSP 算法。 Go 语言转换至 FPGA
平台使用软件定义的芯片构建定制的、可重编程的低延迟加速器。生成的存档符合 RFC 1952 GZIP 文件格式规范。GZIP 加速器提供的硬件加速 gzip
压缩速度比 CPU 压缩速度快 25 倍。

例如，图像可能需要完成解压缩和缩放后才能符合 AI 模型的数据输入要求。与 AI 推断实现方案类似，非
AI 的预处理和后处理功能开始需要某种形式的加速。此外还有第三个挑战，而这也是较少为人所知的一个，其出现的原因在于 AI 推断无法单独部署。真正的 AI
部署通常需要非 AI 处理，无论是在 AI 功能之前还是之后。这些传统的处理功能必须运行在与 AI
功能相同的吞吐量下，同样需要实现高性能与低功耗。

XC6VLX195T-1FFG784C

XC7K410T-2FFG900I XC7K410T-2FFG900C XC7K410T-2FFG676I
XC7K410T-1FFG900I XC7K480T-1FFG1156I XC6VLX550T-3FFG1760C XC6VLX75T-1FFG784C
XC6VLX75T-1FFG484I XC6VLX75T-1FFG484C XC6VLX75T-1FF784I XC6VLX365T-3FF1759C
XC6VLX365T-3FFG1156C XC6VLX365T-2FFG1156C XC6VLX550T-2FF1760I
XC6VLX550T-3FFG1759C XC6VLX550T-3FF1760C XC6VLX550T-3FF1759C
XC6VLX550T-2FFG1760I 。

XCV1000E-8FG1156C XCV1000E-8BGG560I XCV1000E-8BGG560C
XCV1000E-8BG560I XCV1000E-8BG560C-0773 XCV1000E8BG560C0773 XCV1000E-8BG560C
XCV1000E8BG560C XCV1000E-8BG240I XCV1000E-8BG240C XCV1000E-7HQ240I
XCV1000E-7HQ240C XCV1000E-7FGG900I XCV1000E-7FGG900C 。

XC6VLX365T-3FFG1759C XC6VLX550T-1FF1760C
XC6VLX550T-1FF1759I XC6VLX365T-3FF1156C XC6VLX550T-1FF1760I XC6VLX550T-1FFG1760C
XC6VLX550T-1FFG1759I XC6VLX550T-1FF1759C XC6VLX240T-3FF1156C
XC6VLX240T-2FFG1759I XC6VLX240T-2FFG1759C XC6VLX240T-1FFG1759I
XC6VLX240T-1FFG1759C XC6VLX240T-1FFG1156I XC6VLX240T-1FFG1156C
XC6VLX240T-2FF1759I XC6VLX195T-2FFG784C XC6VLX195T-3FF1156C XC6VLX195T-3FF784C
XC6VLX240T-2FFG1156I XC6VLX240T-2FFG1156C XC6VLX240T-2FF784I XC6VLX240T-2FF784C
XC6VLX240T-3FF1759C XC6VLX240T-1FF784C XC6VLX240T-1FF1759I XC6VLX195T-1FFG784C
。

XC6VLX130T-1FFG1156C XC6VLX130T-3FFG1156C
XC6VLX195T-1FF1156C XC6VLX130T-3FF484C XC6VLX130T-3FFG484C XC6VLX130T-2FF484C
XC5VTX240T-2FF1759I XC5VTX240T-2FFG1759C XC5VTX240T-2FFG1759I
XC6VLX130T-1FFG484C XC6VLX130T-1FFG484I XC6VLX130T-1FFG784C XC6VLX130T-1FFG784I
XC6VLX130T-1FF484C XC5VSX95T-3FF1136C XC5VSX95T-2FFG1136I XC5VTX240T-1FF1759C
XC5VTX240T-3FF1759C XC5VTX240T-3FFG1759C XC6VLX130T-1FF1156C XC6VLX130T-1FF1156I
。

下面分析一下FPGA总功耗的分解情况，以便了解功耗的主要所在。 以Xilinx Spartan-3
XC3S1000
FPGA为例，假定时钟频率为100MHz，翻转率为12.5%，而资源利用率则取多种实际设计基准测试的典型值。FPGA功耗与设计有关，也就是说取决于器件系列、时钟频率、翻转率和资源利用率。

图2所示为XC3S1000的活动功耗和待机功耗分解图。CLB在活动功耗和待机功耗中占最主要部分，这不足为奇，但其他模块也产生可观的功耗。据报告显示，活动功耗是设计在高温下活动时的功耗，包括动态和静态功耗两部分。I/O和时钟电路占全部活动功耗的1/3，如果使用高功耗的I/O标准，其功耗还会更高。待机功耗是设计空闲时的功耗，由额定温度下的静态功耗组成。